概述：CMOS bq2204A SRAM非易失性控制器单元提供了将多达四组标准CMOS SRAM转换为非易失读/写存储器的所有必要功能。精密比较器监测5V VCC输入是否存在超差情况。当检测到超出公差时，四个条件芯片使能输出被强制停用，以写入保护多达四个SRAM组。

功能描述：使用bq2204A的VOUT和条件芯片使能输出引脚，最多可以对四组CMOS静态RAM进行电池备份。当VCC在电源故障期间下降时，受调节的芯片使能输出CECON1至CECON4被强制不活动，而与芯片使能输入CE无关。当VCC下降到超出容限阈值VPFD以下时，该活动无条件地写入保护外部SRAM。VPFD由阈值选择输入引脚THS选择。如果THS连接到VSS，则电源故障检测发生在4.62V（5%电源操作的典型电压）。如果THS与VCC相连，则电源故障检测发生在4.37V（10%供电操作的典型电压）。THS引脚必须连接到VSS或VCC才能正常工作。如果在电源故障检测期间正在对SRAM的四个外部组中的任何一个进行存储器访问，则在存储器被写保护之前，该存储器周期将继续完成。如果存储器周期未在时间tWPT内终止，则所有四个芯片使能输出均被无条件地驱动为高电平，从而对受控SRAM进行写保护。当电源持续下降超过VPFD时，内部开关设备强制VOUT到两个外部备用能源中的一个。CECON1到CECON4被VOUT能量源保持为高电平。在上电期间，当VCC上升到源于VOUT的备份单元输入电压之上时，VOUT切换回5V电源。输出CECON1至CECON4在电源达到VPFD后保持不活动时间tCER（最大120ms），与CE输入无关，以实现处理器稳定。在功率有效操作期间，CE输入以小于10ns的传播延迟传递到四个CECON输出中的一个。CE输入在四个CECON输出引脚中的一个上输出，这取决于如真值表中所示的A和B处的解码输入的电平。A和B输入通常连接到高阶地址引脚，因此可以使用低密度存储设备设计大型非易失性存储器。非易失性和解码是通过硬件连接实现的，如图1所示。